Rangkuman Mata Kuliah Semester I Teknik Informatika (2)

Di postingan lalu saya membahas Pemrograman Terstruktur. Kali ini...

II. Sistem Digital (Sisdig)

Mata kuliah ini akan terasa sangat sangat asing pada awalnya bagi yang belum pernah mengenal sistem digital. Inti dari pelajaran ini yang dapat saya simpulkan:

• Sisdig dipakai untuk merancang hardware yang tepat untuk mendapatkan program yang diinginkan
• Lebih mengarah ke implementasi hardware, berbeda dengan Pemrograman yang lebih banyak berurusan dengan software untuk menghasilkan sebuah program

Jadi gampangnya begini.

PT dan sisdig tujuannya sama, yaitu menghasilkan program yang dapat dipakai.

Misalnya program kalkulator.

Dalam PT, kita akan mendesain kalkulator ini dengan tulisan-tulisan (bahasa pemrograman).

Dalam sisdig, kita akan mendesain kalkulator ini dengan merancang hardware. Kita menggunakan tangan kita untuk memasang IC dan kabel pada board yang disediakan.

Hampir sama seperti teknisi komputer yang sedang merangkai komputer rumahan, atau tukang servis jam membetulkan jam... Begitulah gambaran kasarannya...

Jadi...

• Meski berbeda dalam pendekatan penyelesaian masalah, sisdig memiliki kesamaan dengan PT dalam hal logika berpikir untuk menghasilkan program yang diinginkan, misalnya kalkulator tadi.

Ohya, tapi bukan berarti sisdig tidak berurusan dengan program lo..

Kemarin saya memakai Multisim 10.0 dan Electronic Workbench (EWB) untuk men-desain hardware yang akan dibuat. Kalau PT memprogram dengan tulisan, maka sisdig memprogram dengan gambar. Lumayan seru...

Kalau ingin mempelajari (atau setidaknya kenal) sisdig, mendingan baca-baca artikel tentang:

• Gerbang logika (And, Or, Not, Not And (NAND), Not Or (NOR), Exclusive Or (EOR atau XOR), Exclusive Nor (ENOR atau XNOR), dll)
• Bahasa biner, graycode, excess-3... Bahasa untuk merepresentasikan angka: misalnya dalam biner, angka nol = 000, satu = 001, dua = 010, tiga = 011, dan seterusnya
• Rangkaian Counter, Adder, Register, dll.

Untuk Praktikum Sisdig... 

Kemaren saya dapat lima modul plus satu final project.

Waktu pengerjaan tiap modul adalah 2 minggu. Final Project (puncaknya) adalah satu bulan.

Mirip seperti praktikum PT, praktikum ini berkelompok.

Tiap modul ada dua jenis soal: soal uraian (menjawab pertanyaan konseptual) dan soal membuat hardware (merancang hardware menggunakan EWB atau Multisim).

Harware yang dirancang akan dibuat dengan IC dan kabel pada saat hari praktikum. Praktikum dilaksanakan di lab @jK (baca: "Ah - Jey - Kaa". Panjangnya: Arsitektur dan Jaringan Komputer).

Board, ICs, dan kabel, credits goes to Juwndutz :)

(bersambung...)


credits:  www.workingworld.com